Tóm tắt quy trình sản xuất bán dẫn

Học quy trình sản xuất wafer → oxy hóa → quang khắc → ăn mòn → phủ → tiêm ion → bố trí dây dẫn → đóng gói.

Tại sao tại khu vực Busan, Ulsan và Gyeongnam lại học quy trình sản xuất linh kiện bán dẫn

Không có nhà máy sản xuất linh kiện bán dẫn (fab) lớn nào tại khu vực Busan, Ulsan và Gyeongnam. Tuy nhiên, các doanh nghiệp gia công tinh xảo tại Changwon và Gimhae lại gia công các bộ phận thiết bị bán dẫn, và tại khu công nghiệp hóa chất ở Ulsan có các đơn vị xử lý hóa chất và khí sử dụng trong quy trình sản xuất. Các dây chuyền lắp ráp linh kiện điện tử ô tô (ECU, cảm biến) và thiết bị y tế đã hoạt động trong clean room từ lâu rồi.

Tức là người biết ngôn ngữ quy trình sản xuất bán dẫn là cần thiết ngay cả khi không làm việc trong fab. Khi khách hàng hỏi "quy cách độ bụi của bộ phận này là bao nhiêu", "yêu cầu độ nhám trong buồng là gì", bạn phải hiểu rõ ý nghĩa của câu hỏi đó để báo giá và vượt qua kiểm tra.

Từ khi một tấm wafer trở thành chip

Bức tranh lớn chỉ có hai phần.

[Quy trình trước - Fab]                        [Quy trình sau - Assembly & Test]
Tạo mạch trên wafer                         →  Cắt thành chip, đóng gói và kiểm tra
Clean room, hàng trăm bước, 2-3 tháng       Dicing, bonding, molding, test

Tổng quan 8 quy trình

Thứ tự	Quy trình	Công việc	Nói dễ hiểu
1	Sản xuất wafer	Tạo ingot silicon → cắt → mài để tạo đĩa gương	Tạo giấy vẽ
2	Oxidation (Oxi hóa)	Dẫn khí oxy và hơi nước ở nhiệt độ cao để tạo lớp cách điện (SiO2) trên bề mặt silicon	Phủ lớp nền
3	Photolithography (Lithography quang học)	Phủ thuốc nhạy quang → sao chép mẫu qua ánh sáng → rửa trôi	In bản vẽ thiết kế
4	Etching (Gọt khắc)	Gọt đi phần không được thuốc nhạy quang che phủ (khô = plasma / ướt = dung dịch)	Khắc hình
5	Deposition (Lớp phủ)	Tạo lớp cách điện và kim loại mỏng bằng CVD, PVD, ALD	Phủ lớp sơn
6	Ion implantation (Chèn ion)	Gắn các tạp chất như bôris và phốt pho bằng cách tăng tốc để trao đổi tính chất điện	Gắn tính chất
7	Metal wiring (Mạ dây dẫn)	Kết nối các linh kiện bằng đồng và nhôm, tạo nhiều lớp	Lắp dây điện
8	EDS & Packaging (Kiểm tra và đóng gói)	Kiểm tra điện trên wafer → cắt, lắp ráp → kiểm tra cuối cùng và xuất hàng	Kiểm tra và đóng gói

Sự thật quan trọng nhất — Quy trình 3 đến 7 được lặp lại

Một trong những hiểu lầm phổ biến nhất của nhân viên mới là "thực hiện 8 bước theo thứ tự một lần". Trên thực tế, mỗi khi tạo một lớp (layer), một bộ gồm photolithography → etching → deposition → (nếu cần, ion implantation) được thực hiện một lần, và bộ này được lặp lại hàng chục lần. Chip logic hiện đại có thể có hơn 10 lớp mạ dây dẫn.

Vì vậy, một tấm wafer mất hơn hai tháng để hoàn thành từ khi đi vào fab đến khi ra khỏi. Chỉ cần một bước sai giữa chừng, toàn bộ chi phí đã bỏ ra sẽ bị mất. Đây là lý do tại sao hiện trường sản xuất bán dẫn đặc biệt nghiêm ngặt về quy trình.

Tại sao photolithography lại là trọng tâm

Nếu phải chọn một trong 8 quy trình, photolithography là lựa chọn duy nhất. Lý do rất đơn giản.

Là quy trình duy nhất quyết định độ rộng của đường (kích thước mạch). Etching và deposition chỉ theo mẫu được photolithography vẽ ra.
Vì được lặp lại theo số lớp, chiếm tỷ trọng lớn nhất trong chi phí và thời gian gia công wafer. (Số bước thì deposition, etching và cleaning nhiều hơn, nhưng điểm nghẽn về chi phí và cycle time là photolithography.)
Thiết bị chiếu sáng là thiết bị đắt nhất trong fab. Vì vậy, khi thiết bị photolithography ngừng hoạt động, hiệu suất toàn bộ dây chuyền sẽ giảm.

Công thức xác định độ phân giải

Độ mảnh của đường vẽ được xác định bằng công thức Rayleigh.

Độ phân giải R = k1 × λ / NA

  λ  = Bước sóng ánh sáng (càng ngắn càng tốt)
  NA = Khẩu độ của thấu kính (càng lớn càng tốt)
  k1 = Hệ số quy trình (giảm bằng công nghệ, giới hạn lý thuyết là 0.25)

[ArF Immersion]  λ=193nm, NA=1.35, k1=0.3
   R = 0.3 × 193 / 1.35 = 42.9nm

[EUV]         λ=13.5nm, NA=0.33, k1=0.3
   R = 0.3 × 13.5 / 0.33 = 12.3nm

Việc giảm bước sóng là phương pháp chắc chắn nhất, vì vậy nguồn sáng chiếu sáng liên tục được làm ngắn lại.

Thế hệ	Nguồn sáng	Bước sóng	Đặc điểm
i-line	Bóng đèn thủy ngân	365nm	Vẫn được sử dụng trong quy trình sau và dây chuyền cũ
KrF	Laser excimer	248nm	Chủ lực trong quy trình cũ
ArF	Laser excimer	193nm	Hiện đang được sử dụng phổ biến nhất
ArF Immersion	ArF + môi trường nước	193nm	Điền đầy nước giữa thấu kính và wafer để NA vượt quá 1
EUV	Tia cực tím	13.5nm	Cần chân không, sử dụng quang học phản xạ, chỉ dành cho thiết bị tiên tiến nhất

Thiết bị chiếu sáng từ "stepper" sang "scanner"

Không chụp toàn bộ wafer một lần. Thực hiện chụp từng phần (shot) và di chuyển liên tục để chụp lặp lại. Ban đầu sử dụng stepper (máy chụp từng điểm), hiện nay sử dụng scanner (máy quét) di chuyển đồng thời cả mặt nạ và wafer theo hướng ngược nhau.

Những hiểu lầm về con số độ phân giải

Con số "5nm" trong "quy trình 5nm" không phải là kích thước vật lý đo được, mà là tên gọi để phân biệt thế hệ. Không phải là giá trị đo bằng thước như kích thước trên bản vẽ. Trong thực tế, điều mà người ta quản lý là CD (Critical Dimension, kích thước giới hạn), một giá trị đo thực tế.

> Để vượt qua giới hạn, người ta sử dụng multi patterning, vẽ một lớp nhiều lần (hai lần, bốn lần). Khi số lượng quy trình tăng, chi phí và cơ hội lỗi cũng tăng theo. Đây là lý do tại sao "tinh vi hóa không đồng nghĩa với tiết kiệm chi phí".

Thứ tự trong quy trình photolithography

Bước	Công việc	Nếu bỏ sót sẽ xảy ra
Làm sạch	Loại bỏ bụi bẩn và chất hữu cơ trên bề mặt	Mất mẫu
Xử lý HMDS	Tăng tính chống nước trên bề mặt để tăng độ bám dính của thuốc nhạy quang	Mẫu bị rơi ra trong quá trình rửa trôi
Phủ thuốc nhạy quang	Quay nhanh wafer để phủ đều thuốc nhạy quang (spinning)	Độ dày không đều → độ phân giải không đều
Baking mềm	Loại bỏ dung môi	Dính, nhiễm bẩn mặt nạ
Chiếu sáng	Sao chép mẫu trên mặt nạ bằng ánh sáng	Nếu lượng chiếu sáng sai, độ phân giải sẽ lệch toàn bộ
Baking sau chiếu sáng (PEB)	Hoàn tất phản ứng bằng cách nướng sau chiếu sáng	Mở rộng độ phân giải
Rửa trôi	Loại bỏ phần đã phản ứng hoặc chưa phản ứng	Màng dư, mẫu bị sụp đổ
Kiểm tra	Đo CD và kiểm tra overlaid (sự căn chỉnh giữa các lớp)	Nếu căn chỉnh sai, dây dẫn sẽ bị đứt

Overlaid được quản lý chặt chẽ hơn độ phân giải. Dù vẽ đường mỏng đến đâu, nếu không căn chỉnh đúng với lớp dưới, mạch sẽ không được nối.

So sánh giữa etching, deposition và ion implantation

Quy trình	Hướng	Phương pháp tiêu biểu	Điều quan trọng trong hiện trường
Etching	Gọt	Khô (plasma RIE), ướt (ngâm dung dịch)	Tính dị hướng (gọt theo chiều dọc), tỷ lệ chọn lọc (chỉ gọt lớp mong muốn)
Deposition	Lớp phủ	CVD (phản ứng hóa học), PVD (sputtering), ALD (theo từng lớp nguyên tử)	Độ đồng đều của độ dày, khả năng phủ các phần chênh lệch
Ion implantation	Chèn	Tăng tốc ion và chèn vào, sau đó kích hoạt bằng nhiệt	Liều lượng (số lượng) và năng lượng (sâu)

Trong etching ướt, axit HF được sử dụng. Vì rất hiệu quả trong việc hòa tan lớp oxit, nó cũng rất nguy hiểm đối với con người.

> HF có thể dính vào da nhưng không gây đau ngay lập tức. Sau vài giờ, nó có thể gây đau dữ dội và tổn thương đến xương, nếu tiếp xúc trên diện tích lớn, có thể gây tử vong do hạ canxi máu. "Không cảm thấy ngứa nên không sao" là phán đoán nguy hiểm nhất. Cách xử lý chi tiết sẽ được đề cập trong phần quy tắc clean room.

Ba hiểu lầm phổ biến của nhân viên mới

Hiểu lầm	Thực tế
"Sản xuất bán dẫn sạch nên an toàn"	Xử lý các khí mạnh và độc hại. Trong ngành sản xuất, nguy cơ hóa chất rất cao
"Máy tự động xử lý hết"	Phán đoán cảnh báo, quản lý bụi, phát hiện bất thường là trách nhiệm của con người
"Chỉ cần làm tốt quy trình của mình"	Một tấm wafer là kết quả của hai tháng quy trình. Lỗi ở bước cuối có thể làm hỏng toàn bộ

Danh sách kiểm tra trong tuần đầu tiên

Xác định quy trình trước hay sau của dây chuyền của chúng ta
Xác định quy trình nào trong 8 quy trình mà mình phụ trách, và quy trình trước sau là gì
Danh sách chất hóa học và khí sử dụng trong quy trình của chúng ta, vị trí của MSDS
Các tham số quản lý trong quy trình của chúng ta (màng, CD, liều lượng là gì)
Cách đọc mã lô (Lot) và ID wafer, hệ thống tra cứu lịch sử